This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JK 521

(54) FABRICATION OF SEMICONDUCTOR SUBSTRATE

(11) 59-27521 (A)

(43) 14.2.1984 (19) JP

(21) Appl. No. 57-136262


(22) 6.8.1982

(71) HITACHI SEISAKUSHO K.K. (72) YUTAKA KOBAYASHI(2)

(51) Int. Cl3. H01L21/205,H01L21/74

PURPOSE: To prevent auto-doping and easily form high quality low impurity single impurity single crystal layer by forming a single crystal growth layer with low impurity concentration on a semiconductor base material with the growth method after forming a coating film of low impurity concentration on the surface.

CONSTITUTION: After masking an Si substrate 11 with a resist film 12, impurity ion is implanted and thereby the N⁺ buried layer 13 is formed because ion is implanted to the region of 0.2~1.0μm from the surface. In this case, concentration is about 10¹³cm⁻³ or less in maximium but the impurity concentration of region of 0.2μm from the surface is held as low concentration as 10¹⁶cm⁻³. Here, the resist film 12 is removed and an Si growth layer 14 of low concentration N⁻ is formed in the thickness of 10μm by the gas phase epitaxial growth method. Since the N⁺ buried layer 13 is not directly exposed to the gas phase, impurity is not easily removed and impurity is little auto-doped to the growth layer 14.



437/20

John H. Lycher Anneal Translation (partial Translation)

⑩ 日本国特許庁 (JP)

⑩特許出願公開

型公開特許公報(A)

昭59-27521

⑤Int. Cl.³ H 01 L 21/205 21/74

識別記号

庁内整理番号 7739-5F 8122-5F 砂公開 昭和59年(1984)2月14日

発明の数 2 審査請求 未請求

(全 4 頁)

分半導体基体の製法

②特

■ 昭57-136262

22出

昭57(1982)8月6日

⑫発 明 者 小林裕

日立市幸町3丁目1番1号株式

会社日立製作所日立研究所内

⑫発 明 者 鈴木誉也

日立市幸町3丁目1番1号株式

会社日立製作所日立研究所内

⑫発 明 者 深見彰

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

邳代 理 人 弁理士 髙橋明夫

明細

発明の名称 半導体基体の製法 特許請求の範囲


1. 低不純物機度の単結晶層を露出表面層とし、 故単結晶層の下層に高不純物機度の埋め込み層を 具えた構造の半排体基体の製法において、不純物 打ち込み保度を制御して低不純物機度の半導体基 板の上装面に低不純物機度の設備膜を有する高不 純物機度質を形成した後、成長法により前部半排 体器板上に低不純物機度の単結晶成長層を形成す ることを特徴とする半導体基体の製法。

発明の詳細な説明

本発明は、低不純物濃度の単結品層の下層に高 不純物濃度の埋込層を有する構造の半海体基体の 製法に関する。

トランジスタやバイポーラIC、MOS-IC 許を製造するにあたつて、袋師層が供不練物選度 (以下、単に低級度と称する。)の半導体単結品 層であつて、その単結品層の部分的又は金師の下 層に高不練物議度(以下、単に高線度と称する。)の 想込層が形成されてなる構造の半導体基体が用 いられる。従来、このような構造の半導体基体を 形成するには、高速度の装飾層が形成された半導 体裁板上に、低減度の単結品層を気相エピタキシ 中ル法により成長させる方法が、広く行われてい

ところが、従来の気相成長法における質相エピ タキンドル成長工程は、約1100で以上の高温 の顔元性雰囲気ガス(一般に水素ガス)中にて行 われることから、高濃度層がその高温ガスにさら されるため、その表面から不純物が気相に離脱さ れ、その不純物が気相成長層に正人してしまうと



いう、いわゆるオートドーピング現象が起きていた。そのため、従来の気相エピタキシャル成長法 等の成長法では、低濃度の単結晶層を得ることが 財難であるという欠点があつた。

また、従来、上記したオートドーピング現象を 阻止する方法として、気相成長反応領域の気圧を 下げ、高濃度層表面から離脱した不純物を、逸早 く成長に関与しない領域に移動させるようにした、 いわゆる滅圧エピタキシャル成長法が提案されて いる。しかしながら、この方法では、気圧を下げ るための排気装置が必要となることから、装置が 大形なものになつてしまうとともに、その排気装 置内に反応ガスが入るため、排気装置を定期的に 補修しなければならないという欠点があつた。

本発明の目的は、低級度層の成長工程において、 波圧させることなくオートドーピングを開止させ ることができ、簡単な方法で高品質の低機度層を 成長形成させることができる半導体基体の製法を 提供することにある。

本発明は、低不能物機度の半導体基板中へ不純

物を打ち込んで高不純物機度層を形成するにあたって、その打ち込み深度を制御して上表面に低不純物機度の被貨膜を形成するか、あるいは、採出して形成された高不純物機度層を有する低不純物機度の半排体基板上表面を高温で無処理して上表面に低不純物機度の被削膜を形成した後、成長法により前記半排体基体上に低不純物機度の単結晶成長層を形成させるととにより、オートドービングを但止させて、高品質の低不純物単結晶層を簡単に形成させようとするものである。

以下、本籍明製法によつて前配目的が構成される理由について説明する。

まず、前述したオートドーピング現象について、 4.1 及び第2図を用いて辞脱する。

エピタキシャルにより低機度の成長所5を形成させる。このとき、不純物4aがN・埋込層2から離脱され、成長所5に混入されてしまりのである。このようなオートドーピングが著しい場合には、N・埋込所2間の成長所5にも不純物がドープされてしまい、最悪の場合N・埋込所間がつながつてしまりということになる。


このようなオートドービングにより、成長順 5 に不純物が混入される度合は、高濃度層から不純 物が気相に離脱される速度と、気相中における拡 散速度とに関係している。つまり、雰囲気温度が 高い保離脱速度が大きく、また、固相に比べて気 相における拡散速度が著しく大きいこと等がオー トドービングの発生原因といえる。

従つて、本発明の如く、エピタキシャル成長工 量にかいて、高温雰囲気ガスにさらされる高濃度 層の表面を、低濃度の被観膜で護つてかけば、高 濃度層の不植物は気相へ直接離脱されることがな くなり、しかも、被模膜(固相)にかける拡散速 度が苦しく低いものであることから、成長層に不 视物を混入させるオートドーピングが、阻止され ることになるのである。

なお、本発明の効果は上記した気相エピタキシャル成長に限られるものではなく、表面に高頭要語が形成された半導体養板上に、低温のCVD (Chemical Vapor Deposition)法により半導体多結品層を形成し、この多結品層を融解させて渡相エピタキシャル成長させる方法にも同様の効果がある。つまり、多結品層をレーザ照射して配解させるとき、高級度層の部分まで融解させるため、融資された高速度層から多量の不純物が、エピクキシャル成長層に後入することがあつたが、低級匹の被供展があれば、この被機膜の上部にのみ端する地質条件にて、制御すれば、前端と同様小理物の拡散は被便機で阻止され、適相の成長層にオートドープされることがなくなる。

以下、水準明の適用された具体的な実施例に基 ついて、さらに菲細に説明する。

記3間(a) - (b) - (c) 化木発明の第1 集脆例の正線が示されている。



期3図(a) - (b) - (d) - (e) 化木発 明の第2実施例の工程が示されている。第3図(a) - (b) の工程は削減したので省略する。

市3図(d)に示された工程にて、0.2μm厚の被優騰を有するN・想込版13の形成された半 郊休養板11上に、600℃のN:カス雰囲気中 にて0.5μm厚の多結晶Si層15を形成する。

フづいて第3図(e)の工程にて、その多結品 Si№15に、エネルギ密度25J/cm²のQー スイッチバルスペピーレーザを照射する。この照射 によつて表面から約0.6μmまでのSi層が融解 され、その後降器して戦相成長させると、不純物 を含まない単結品成長層16を得ることができる。 つまり、0.2μm厚の被準膜があるために、N° の埋込層13と被復膜の一部が触解されず、融解 されなかつた低酸度の被鞭膜を拥結品として、高 品質の単結晶成長層16が形成されるのである。 なお、周工程中N°の埋込層16が高温になることがあるが、その時間は数100msと極めて短 く、しかも固相の状態であることから、不純物の

拡散は殆んど無視することができる。


朝4図(a)~(b)に本籍明の第3実施例の 各工程が示されている。

本用3実施例にて製造される半排体基体は、MOS形しS1に好適なものの例である。近年、MOS形しS1の鉄制化が進むにつれ、α機化よる製物作や、CMOS(Complementary MOS)のラッチアップ等の問題が発生している。その解決策として、高不穏的過度の半事体素板上に、エビタキシャル放展された供不穏的過度の、単結晶、設度資金有する単海体素体を用いることが提案されている。

河本園(a)~(d)に示されたように、本第3 選門例はGaが底加されたSi 選択上に、高純選のSi 環接所を形成させる方法である。まず、第4回(a)にかいて、設度10¹⁰ m²のGaが添加されたSi 若板21をドライO:、温度1250℃の雰囲気中で、4時間熱処理する。この工程により表面附近のGaは気相中に離脱され、Si 素板21表面から0.5μm程度のSi 層22

は1011 cm 3 程度の不補物機度の単結品所となる。次に、第4図(b)の工程において、工程中に形成された8iU,膜23を、フツ化水紫酸液で除去した後、650℃で多結品8i層24を粉ぐの5μm形成する。つづいて、第4図(c)にかいて、空気中または不活性ガス雰囲気中で、エネルギ密度25J/cm²の以ースイッチバルスルビーレーザを照射する。とれによつて、多結晶8i層24は、表面から約0.6μmまで高額され、供不純物機度の単結晶8i層22を種結品として単結晶化される。この単結晶化された8i層25の不動物機度更近な0、高不純物機度原からのGaの破散はほとんど生じていないことが確認された。

以上、本語明の集編例に振づいて説明してきたが、本意明は減相・液相のエピタキシャル成長に限られるものではなく、固相エピタキシャル成長あるいは他の成長法にも適用可能である。また、 生事体にあつてもSi に限られるものではなく、 Ge, GaAs, GaP, GaSb又は他の半線




体すべてに適用可能である。さらに、前述した多 結晶Si腐の融解に用いたQ-スイッチパルスレ ーザは、CWレーザギの他のレーザや、瓜子ビー ム、ランプ又は輻射熱であつてもよい。

以上脱明したように、本発明によれば、馬磯度 履を有する半導体務板上に低級度層を形成するに あたつて、不純物のオートドーピングを阻止させ ることができ、高品質の単結晶低機度層を簡単に 形成させることができるという効果がある。

図面の簡単な説明

第1 図は木発明法に係る半導体基体の断面構成図、第2 図はオートトービング現象の説明図、第3 図(a)ー(b)ー(c)は本発明の第1 実施例: 同図(a)ー(b)ー(d)ー(e)は木発明の第2 実施例の各工程図、第4図(a)~(d)は本発明の第3 実施例の各工程図である。

1 ··· 半海体落体、 2 , 1 3 ··· 埋込屑、 3 ··· 半海体 、 赭板、 4 ··· 不純物、 5 , 1 4 , 1 6 , 2 5 ··· 成長 屑、 1 1 , 2 1 ··· シリコン悲板、 1 5 , 2 4 ··· 多結晶 S I 扇。



第 2 包

